M E N U Previous Doc

Next Doc

Go to Doc#

First Hit

Generate Collection

L3: Entry 2 of 4

File: JPAB

Feb 4, 1987

PUB-NO: JP362026548A

DOCUMENT-IDENTIFIER: JP 62026548 A

TITLE: MEMORY CONTROLLER

PUBN-DATE: February 4, 1987

INVENTOR-INFORMATION:

NAME

COUNTRY

MIYAKE, SHOJI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

YOKOGAWA ELECTRIC CORP

APPL-NO: JP60165487

APPL-DATE: July 26, 1985

INT-CL (IPC): G06F 12/04

ABSTRACT:

PURPOSE: To realize a <u>memory</u> controller for executing quickly processing by executing <u>memory</u> access of a bit <u>boundary and memory access</u> of a word boundary by the same operation.

CONSTITUTION: In case of writing data to a state that is has been shifted by (m) bits from a word boundary, (m) is read in a latch 1 through a data bus. By this value, a selector 7 operates an address multiplexer 6, and in a memory 2, (n) address and (n)+1 address are inputted as an address from a part and part of the remaining part, respectively. Next, a decoder 4 operates a data multiplexer 3 by a value of the latch 1, executes a selection of a data bit of each memory, and data on data bus is read. Accordingly, when an operation for writing data once is executed, the data is written on a bit boundary, and the operation can be executed by the same method as memory access of the word boundary.

COPYRIGHT: (C) 1987, JPO&Japio

Previous Doc Next Doc Go to Doc#

19 日本国特許庁(JP)

10 特許出願公開

[®] 公開特許公報(A) 昭62-26548

武蔵野市中町2丁目9番32号

Solution
Soluti

識別記号

厅内整理番号

❸公開 昭和62年(1987)2月4日

G 06 F 12/04

6711-5B

審査請求 未請求 発明の数 1 (全5頁)

図発明の名称 メモリ制御装置

②特 頤 昭60-165487

②出 願 昭60(1985)7月26日

⑫発 明 者 三 宅

正二

武蔵野市中町2丁目9番32号 横河北辰電機株式会社内

⑪出 願 人 横河電機株式会社

②代 理 人 弁理士 小沢 信助

明 細 有

1. 発明の名称

メモリ制御装置

2. 特許請求の範囲

ビットパウンダリなメモリアクセスを行りより にしたメモリ制御装置であって、

アドレス信号を入力し当放アドレス信号の疑り のアドレスをアクセスするためのアドレス信号を 発生する + 1 アダ手段と、

前記アドレス信号(n 番地) と + 1 アダ手段からのアドレス信号(n + 1 番地) とを入力し、いずれかの番地を選択するためのアドレスマルチプレクサと、

とのマルナブレクサからのアドレス信号が与え られるメモリと。

データを入力しデータビットを選択して前記メ モリに与えるデータマルナブレクサと、

前記データのビットバウンダリ量に応じて前記 アドレスマルチブレクサ及びデータマルチブレク サを制御するコントロールロジック とを備えたメモリ制御装置。

1. 発明の詳細な説明

(産業上の利用分野)

本発明は、メモリドアクセスしてデータの書込 / 就出をするメモリ制御技費に関し、特にビット パウンダリ・メモリアクセスを高速に行うように したものである。

(従来の技術)

第 5 図はピットパウンダリ・メモリアクセスの 説明図である。 1 つの単位として 8 ピットパイト データがあり、 これに対応して 番地が付与されて いる。 1 つのデータ a は 8 ピットパイトで表現さ れる。 ピットパウンダリ・メモリアクセスでは、 データ a が n 番地と(n+1)番地に配録されて いるために、n 番地のデータと(n+1)番地の データに 2 回アクセスする必要がある。

第 5 図 (a) は n 香地のデータ A と、 (n + 1) 智 地のデータ B を示している。 このようなメモリに データ a を m ピット分だけ プ らして ピット パウン グリに 安込む場合には、次の如く処理される。

- (a) n 番地のデータAを第1のアキュムレータに ロートする。
- (b) 第1のアキュムレータの下位(8-m)ビットをクリアする。
- (c) データョを第2のアキュムレータにロードする。
- (d) 第2のアキュムレータをm ピット右シフトす
- (e) 第1及び第2のアキュムレータ間の論理和を とる。
- (f) (e)の結果をn番地へ書込む。
- (g) (n+1)番地についても、(a)~(f)に単じた 処理を行かり。

通常の簡境界の書込みはアキュムレータとメモ ぎりとの一回の遺取りで済むから、ピットパウン ダリアクセスは時間を大幅に要することが了解される。

このようなビットパウングリ・メモリアクセス は面像・図形や文字処理に適用されることが多い。 面像はビットマップメモリと呼ばれる、メモリの

(実施例)

以下図面を用いて本発明を説明する。

第1 図は本発明の一実施例を示すブロック図で ある。図において、1 はデータを取込んで保持す るラッチで、ビットバウンダリに関する情報を保 持する。2 はデータを記憶するメモリで、データ 1 ドットと面像の一面気(ビクセル)とが1対1 に対応したものが採用されている。とのようなビットマップメモリにおいて、特定の図形や文字を 低かに移動するため(例えば1ドット分移動する) にピットバクンダ・メモリアクセスが用いられる。

(発明が解決しようとする問題点)

しかしたがら、画像処理においては対象とする メモリ数(画案数)が多いので、従来例の如くソ フトウェアで処理すると処理時間が増大し、マン マンンインターフェスが悪くたる問題点があった。 またピットスライスプロセッサを用いてどっト パウンダリ・メモリアクセスを高速化することも 行われるが、構成が複雑になる問題点があった。 本発明は上記の問題点を解決したもので、ピット トバウンダリなメモリアクセスと簡境界のメモリ

トパウンダリなメモリアクセスと耐境界のメモリアクセスとを同一の操作で行なりことにより処理 の早いメモリ制御装置を実現することを目的とする。

(問題点を解決する手段)

とのような自的を達成する本発明は、ビットバ

のと、ト数に応じたと、ト数を少なくとも有するとともに少なくともデータサンブル数に対応したアドレスを有している。3はラッチ1で保持されたデータに応じて動作するデータマルチブレクサで、データバス上のデータを入力し、データにっトを選択してメモリ2に与える。4はラッチ1の保持するデータをデータマルチブレクサ3の動作に適するように変換する。

レクタスはコントリニかコデンクを構成している。、グリ・メモリアクセス化必要攻て対抗機能を治治します。 第2回は、第1回の装置の具体例を示す構成プ ロック図である。尚第2図において前記第1図と 同一作用をするものには同一符号をつけ以明を省 略する。図にかいて接続線に単一の短い斜線を付 ナとともに1,3,8又はnの記号をつけたもの は、当該接稅額が1本、3本、8本又はn本より なるととを示している。

図においてゲータは B ヒット、アドレスは n ヒ 。トで構成されている。20~27はメモリ2のある 1 ピットを1 データ分に対応する8 ピット分達段 して扱わしたもので、20~27に対応して0ビット から 7 ピットまでを創当てる。30~37はメモリ20 ~27に対応して設けられたデータマルナブレクサ て、データマルチプレクサ3の詳細をあらわした ものである。60~67はメモリ20~27に対応して段 けられたアドレスマルチプレクサで、アドレスマ ルナブレクサ6の詳細をわらわしている。

ラッチ1にはデータパスの8本の接続曲のうち 3 本が接続され、この 3 本によっ てヒットパウン

わしている。デコーダイ及びセレクタ7は3ヒ, トのデータをデコードし、8本の接続線を介して マルナプレクサ30~37,60~67を後述する関係と なるように収動する。ラッチ1はチップセレクタ の信号によって、データバス上に必要なビットバ クングリに関する情報が存在していることを知り、 データを取込む。メモリ2に書込むべきデータが プータパス上にあるときは、チップセレクタの信 号は変化せずラッチ1はデータを元の状態に保持 ナム.

第3回は本発明に係る装置の動作を説明したも ので、ほけファテ1とテータマルチブレクサ30~ 37の関係、(b)はラッチ1とアドレスマルチプレク サ60~67の関係を示したものである。

第3回(3)は従方向にデータマルチプレクサ30~ 37を、横方向にデコーダ(から供給される入力信 号を示し、構内にはマルチプレクサがデータバス 上のデータの何ピット目をメモリに送るかを示し ている。例えば入力信号としてるが選択されると、

マルチブレクサ30 (MUX·0) はデニタバス上のデー メの8ピット中の第5ピットをメモリ20に送る。 第3図的は模方向にアドレスマルチブレクサ60 ~ 67を、梃方向にセレクタフから供給される入力 信号を示し、構内にはマルチブレクサがアドレス パスのデータをそのまま送るか、アメー5のデー タを送るから示している。 例えば入力信号として 3が選択されると、メモリ60~62にはアダー5の アドレス信号、メモリ63~67にはアドレスパスの

第4図は本発明の装置の動作の具体例を示す説 明図である。との場合、語境界より3ピットずれ た状態に各込むので、 1/0 マップされたラッチ! にデータバスを介して「3「を出力し、チャブセ レクトを操作してラッチ1に読込ませる。とれ以 後、メモリ60~62℃は(n+1)番地が、メモリ 63~67にはn番地がアドレスとして入力される。 との選択はセレクタフによってなされる。また各 メモリ60~67のデータヒットの選択はデコーダイ によってたされる。データ・3・ がラッチされて

信号が接続される。

いるので、メモリ60~62には5~7かそれぞれ対 応し、メモリ63~67には0~4かそれぞれ対応し データバス上のデータが読込まれる。

このようにアドレス・データラインが選択され ているから、π番地にデータムを一回書込む操作 をすれば、第1図の如くピットバウンダリにデー メ人が書込まれる。即ち、まず最初にピットパウ ングリ量を出力することを除くと、通常の肝境界 のメモリアクセスと同一の方法で操作できる。

尚上配実施例では8ピットデータ框の場合を示 したが、本発明はとれに限定されるものではなく。 18 ピットでも32ピットでも良く、他の任意のでき ト長であってもよい。

(発明の効果)

以上以明したよりに本発明によれば、デコーダ 4. アダー5及びセレクタ1を用いてビットパウ ングリ量を設定できるので、通常の語境界のメモ リアクセスと同じ方法で実行でき、処理時間が規 (カる。


4 図面の簡単な説明

第1図は本発明の一実施例を示ナブロ・図、第 2図は第1図の接触の具体例を示け構成ブロ・ク図、第3図は動作説明図、第4図は動作の具体例の説明図、第5図はピットバウンデリ・ノモリアクセスの説明図である。


1 … ラッテ、 2 … メモリ、 3 … データマルチフレクサ、 4 … デコーダ、 5 … アダー(+ 1 アダ手段)、 6 … アドレスマルチプレクサ、 7 … セレク

代曆人 弁理士 小沢 信 助

第 / 図



第 2-- 図 - - --



de differen	4. T	30	0	0	0	0	0	0	00] -	53 X 6 1	, .	•		٠.		-275	्राच्याः विकामक्ष्यां कार्याच्याः । विकास स्वत्रां कार्याः । विकास स्वत्रां कार्याः ।
		37	0	0	9	0	0	0	0]								
		35.2	0	0	0	0	0	0		7								
		XOX.	0	9	0	0	0	-	-1-	7								
		72	0	9	0	0	7	7	7 -	7								
		707	0	0	0	-	1	-		-								
		700	0	0	ᅴ	_	7	7	7	7								
		20	0	7	7	7	/	1	1	7								
	_	H	-		-		_	-	-	╡								
	(P)	1/3	0		2	3	4	2	9	7			•					
			لسبا	1						J								
													は、お					1 1
													<u> </u>		_	_ريد	1881	
		1	1	7	ন	~	4	তা	20	6	5	£ (#	10,			(7+1)掛地		4
		Ι,	<u>- </u>	7,	<u>, 1</u>	4	5	9	6	-	₫	(n+1) 称地	ہے. اد	<u></u> i		Ξ		
		_	$\neg \dagger$,	4	ᆔ	0	7	0 -	ᡮ	7	+	~[<u> </u>		'n)	X	
		一、	,	4 ,	7	S	7	<u>, </u>	72	-	<u> </u>	E,	48				 	
		⊢ —	-#-	ज़ऻः	9	\sim	5	-	3/2	4	,		4	9		教花		
		١-,	, 	0	٦,	at	⇉	ᆉ	24	-	4	3	-			梅	[4]	[P]
図		一、	-#-		×	E E E E	Est y											
		一,		-			200		_] ~] e ≠		_	-	$\widetilde{-rz_{J}}$				
m			_11_				_				4				. ک		(a)	(b) (P\$241-9)
	(a)	3/		MUX 9	S	MUX 2	XXX	MUX4	MUX 6	×					3nts			7=
採	~		_1	<u> </u>	<u> </u>	<u>. اڪ</u>	<u> </u>	<u> </u>	<u> </u>		## F				採			*
																		>